HBM이 지금 모양이 된 이유 두 가지를 숫자로 확인한다. 하나는 전력이다. 대역폭을 빠른 핀 몇 가닥으로 만들지 않고 느린 핀을 아주 많이 써서 만든다. 다른 하나는 수율이다. 다이를 높이 쌓을수록 멀쩡한 다이까지 함께 버려진다.
pJ/bit의 처음 값은 본문 실습 2가 4 TB/s 기준으로 든 대략적 감에서 골랐다. (a)는 풀이가 계산 예로 쓴 3(범위 3~5의 아래 끝), (b)는 범위 0.5~1의 가운데 값이다. 목표 대역폭을 바꾸면 핀 속도가 바뀌므로 pJ/bit도 직접 옮겨야 한다. 이 페이지는 핀 속도와 pJ/bit의 관계를 식으로 만들지 않았다. 본문에 그런 식이 없고, 실제 값은 회로와 공정마다 다르다.
제품 프리셋은 본문 4절 세대별 사양 표와 그 아래 목록, 3절 길 ①의 값으로 스택당 목표 대역폭을 맞춘다. 대역폭은 핀 속도에 인터페이스 폭을 곱해 계산한 값이다. 표준 열은 JEDEC 표준이 정한 핀 속도로 낼 수 있는 값이고, 양산 HBM4는 표준 핀 속도를 넘어섰다. HBM4E 샘플은 보도자료가 인터페이스 폭을 적지 않아, 본문처럼 HBM4와 같은 2,048비트로 보고 곱했다. GDDR7은 스택이 아니라 디바이스 하나의 값(JESD239, 디바이스당 최대 192 GB/s)이므로 목표 대역폭을 바꾸지 않는다. 두 길을 섞은 SPHBM4(JESD330-4)는 HBM4와 같은 DRAM 다이를 쓰되 데이터 신호를 2,048개에서 512개로 줄이고 4:1 직렬화로 같은 총대역폭을 낸다. 핀 수가 줄어 실리콘 인터포저 대신 일반 유기 기판에 올릴 수 있다. 그 대가가 pJ/bit로 얼마인지는 보도자료에 없어 이 그림에 넣지 않았다.
| 항목 | 계산 | 풀이 |
|---|